문서 ID: 000085200 콘텐츠 형태: 문제 해결 마지막 검토일: 2012-09-11

ALTMEMPHY 기반 컨트롤러로 DDR SDRAM 또는 DDR2 SDRAM 인터페이스를 구현할 때 Cyclone IV 장치에서 장치 마이그레이션에 문제가 있습니까?

환경

BUILT IN - ARTICLE INTRO SECOND COMPONENT
설명

예, ALTMEMPHY 기반 컨트롤러로 DDR SDRAM 또는 DDR2 SDRAM 인터페이스를 구현할 때 Cyclone® IV 장치에서 장치 마이그레이션에 문제가 있습니다.

DQ 핀과 동일한 행 또는 열 패드 그룹에 mem_clk[0] 핀을 할당하는 것은 Cyclone IV 장치에서 허용되지 않습니다. 장치 마이그레이션을 설정한 경우 Quartus® II 소프트웨어는 메인 장치의 메모리 인터페이스 mem_clk 핀 배치에 관한 핀 아웃 규칙만 확인하고 소프트웨어에서 선택한 마이그레이션 장치를 확인하지 않습니다. 따라서 마이그레이션 장치에 대한 이 규칙을 준수하지 못할 수도 있지만 Quartus II 소프트웨어는 이를 보고하지 않습니다.

이 핀아웃 규칙에 대한 자세한 내용은 외부 메모리 인터페이스 핸드북 볼륨 2, 섹션 I 장치 및 핀 계획 (PDF)에서 제공됩니다.

해결 방법인 경우, 메인 장치와 마이그레이션 장치에 대한 설계를 세분화하여 컴파일하여 두 장치 모두에 대한 핀아웃 규칙 검사를 확인하십시오.

문제는 Quartus II 소프트웨어 버전 10.1SP1 이상에 있습니다. 문제는 소프트웨어의 향후 버전에서 해결됩니다.

관련 제품

이 문서는 다음 항목에 적용됩니다. 3 제품

Cyclone® III FPGA
Cyclone® IV E FPGA
Cyclone® IV GX FPGA

이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.