문서 ID: 000085203 콘텐츠 형태: 오류 메시지 마지막 검토일: 2012-09-11

오류: Quartus II 소프트웨어는 트랜시버 블록이 있는 Stratix IV 설계에 대한 EDA 시뮬레이션 또는 타이밍 분석 넷리스트 생성을 현재 지원하지 않습니다.

환경

BUILT IN - ARTICLE INTRO SECOND COMPONENT
설명

Quartus® II 소프트웨어 버전 8.0은 트랜시버 블록이 있는 Stratix® IV 장치 설계에 대한 EDA 시뮬레이션 넷리스트 생성을 지원하지 않습니다.

 

이 오류를 방지하려면 다음과 같이 EDA 시뮬레이션 넷리스트 생성을 끕니다.

  1. 할당 메뉴에서 설정을 선택합니다.
  2. EDA 도구 설정에서 시뮬레이션을 선택합니다.
  3. 더 많은 설정을 클릭하고 기능 시뮬레이션용 넷리스트 생성을 끄기만 으로 설정합니다.

설계를 시뮬레이션하려면 Quartus II 버전 8.0 시뮬레이션 라이브러리와 함께 기능 시뮬레이션을 위해 ALTGX.vhd 또는 ALTGX.v 파일을 사용하십시오.

관련 제품

이 문서는 다음 항목에 적용됩니다. 1 제품

Stratix® IV GX FPGA

추가적 도움이 필요하십니까?

지원팀 연락처

보증 제외

1

본 사이트의 모든 게시물 및 콘텐츠 사용은 Intel.com 이용 약관이 적용됩니다.

이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.