문서 ID: 000085210 콘텐츠 형태: 문제 해결 마지막 검토일: 2012-09-11

설계 보안 기능을 사용하려고 할 때 Stratix III FPGA 개발 키트에 오류가 발생하는 이유는 무엇입니까?

환경

BUILT IN - ARTICLE INTRO SECOND COMPONENT
설명 설계 보안 사용 시 다른 MSEL0 핀 설정이 있기 때문에 설계 보안 기능을 사용하려고 할 때 빨간색 "오류" LED 조명과 "CFG_DONE"이 Stratix® III FPGA 개발 키트에 조명되지 않는 것을 볼 수 있습니다. 이 특정 보드에는 MSEL0용 점퍼 J13이 있는데, MSEL0을 VCC로 끌어올 수 있도록 열어 두어야 합니다. 설계 보안 사용 시 이 보드의 구성 체계는 MAX® II 장치와 512MB 플래시를 사용하여 FPP(Fast Passive Parallel)가 되기 때문에 MSEL[2:0] 핀 설정이 001입니다. 설계 보안을 사용하지 않으면 MSEL[2:0] 핀이 000으로 설정됩니다.

관련 제품

이 문서는 다음 항목에 적용됩니다. 1 제품

Stratix® III FPGA

추가적 도움이 필요하십니까?

지원팀 연락처

보증 제외

1

본 사이트의 모든 게시물 및 콘텐츠 사용은 Intel.com 이용 약관이 적용됩니다.

이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.