문서 ID: 000085220 콘텐츠 형태: 문제 해결 마지막 검토일: 2012-09-11

어떤 메모리 위치가 교정 쓰기 레블링 단계에서 ALTMEMPHY와 함께 DDR3 SDRAM에 기록됩니까?

환경

BUILT IN - ARTICLE INTRO SECOND COMPONENT
설명 아니요, in ALTMEMPHY 교정 알고리즘을 사용하여 DDR3 SDRAM의 쓰기 레벨링 부분, 메모리 위치는 실제로 기록되지 않습니다. ALTMEMPHY는 모드 레지스터를 사용하여 DIMM을 "쓰기 레벨링 모드"에 넣습니다. 이 시간 동안 DRAM은 쓰기 레벨링을 수행하기 위해 교육 패턴 자체를 DQ 핀에 드라이브하므로 이 시간 동안 실제로 메모리 위치가 사용되지 않습니다.

관련 제품

이 문서는 다음 항목에 적용됩니다. 5 제품

Stratix® II FPGA
Stratix® III FPGA
Stratix® IV GT FPGA
Stratix® IV E FPGA
Stratix® IV GX FPGA

1

추가적 도움이 필요하십니까?

지원팀 연락처

보증 제외

1

본 사이트의 모든 게시물 및 콘텐츠 사용은 Intel.com 이용 약관이 적용됩니다.

이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.