문서 ID: 000085277 콘텐츠 형태: 제품 정보 및 문서 마지막 검토일: 2015-01-01

인텔® Quartus® II 소프트웨어 버전 14.1에서 HPS 사용자 클럭 2를 활성화하려면 어떻게 해야 합니까?

환경

  • 인텔® Quartus® II 구독 에디션
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    설명

    인텔® Quartus® II 소프트웨어 버전 14.1의 문제로 인해 Qsys의 HPS Megawizard에서 HPS 사용자 클럭 2를 활성화할 수 없습니다.

    해결 방법

    인텔® Quartus® II 소프트웨어 버전 14.1이 이 문제를 해결하려면 다음 단계를 수행하십시오.

    HPS 사용자 클럭 2를 활성화하려면

    1. Qsys 프로젝트를 저장하고 Qsys를 종료합니다
    2. 텍스트 편집기에서 HPS 인스턴스가 포함된 .qsys 파일을 엽니다<프로젝트 이름>.qsys
    3. 매개 변수 S2FCLK_USER2CLK_Enable 검색하여 true로 설정합니다
      <매개변수 이름="S2FCLK_USER2CLK_Enable" 값="true" />
    4. .qsys 파일을 저장합니다
    5. Qsys에서 프로젝트를 열고 시스템을 생성합니다.

    참고: HPS 매개변수를 Qsys에서 편집하는 경우 위의 단계를 반복해야 할 수도 있습니다.

    HPS 사용자 시계 2의 주파수를 설정하려면

    HPS 사용자 클럭 2의 주파수는 Quartus II 소프트웨어 13.1 및 이전 버전에 사용된 프리로더 사용자 클럭 흐름에 따라 수동으로 설정해야 합니다. 이 흐름은 생성된 BSP 핸드오프 파일 software/<bsp name>/generated/pll_config.h를 업데이트합니다

    자세한 내용은 다음 Rocketboards 페이지를 참조하십시오. http://www.rocketboards.org/foswiki/Documentation/PreloaderClockingCustomization131

    그런 다음 아래와 같은 클럭 제약 조건을 .sdc 파일에 추가해야 합니다. .qip 파일 다음에 .sdc 파일을 소싱해야 합니다.

    create_clock -period<HPS 사용자 클럭 2 기간> [get_pins -compatibility_mode *|fpga_interfaces|clocks_resets|h2f_user2_clk]

    관련 제품

    이 문서는 다음 항목에 적용됩니다. 5 제품

    Arria® V ST SoC FPGA
    Arria® V SX SoC FPGA
    Cyclone® V SX SoC FPGA
    Cyclone® V SE SoC FPGA
    Cyclone® V ST SoC FPGA

    이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.