문서 ID: 000085319 콘텐츠 형태: 문제 해결 마지막 검토일: 2015-01-01

Arria V 장치는 Arrix II GX 장치와 비교하여 HSTL 및 SSTL 핀과 유사한 I/O 배치 제한이 있습니까?

환경

BUILT IN - ARTICLE INTRO SECOND COMPONENT
설명

아니요, Arria® V 장치에는 Arrix II GX 장치와 비교하여 HSTL 및 SSTL 핀과 유사한 I/O 배치 제한이 없습니다.

사용 가능한 모든 HSTL 및 SSTL 출력/양방향 핀을 Arria V 장치 I/O 은행에서 활용할 수 있습니다.

Arria II GX 장치에 대한 I/O 배치 제한 사항은 Arria II 장치 제품군 핀 연결 지침 (PDF)을 참조하십시오.

관련 자료

관련 제품

이 문서는 다음 항목에 적용됩니다. 8 제품

Arria® V GT FPGA
Stratix® V E FPGA
Arria® V ST SoC FPGA
Arria® V GX FPGA
Stratix® V GX FPGA
Arria® V SX SoC FPGA
Stratix® V GS FPGA
Stratix® V GT FPGA

추가적 도움이 필요하십니까?

지원팀 연락처

보증 제외

1

본 사이트의 모든 게시물 및 콘텐츠 사용은 Intel.com 이용 약관이 적용됩니다.

이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.