문서 ID: 000085337 콘텐츠 형태: 문제 해결 마지막 검토일: 2012-09-11

Stratix III 및 Stratix IV 장치에서 병렬 OCT가 활성화된 차등 SSTL 또는 HSTL 입력의 네거티브 핀의 공통 모드 전압 레벨이 변하는 이유는 무엇입니까?

환경

BUILT IN - ARTICLE INTRO SECOND COMPONENT
설명

Quartus® II 소프트웨어 버전 8.1 및 9.0은 차등 입력의 네거티브 핀에서 Parallel OCT를 잘못 비활성화합니다. 이 문제는 병렬 OCT가 활성화된 상태에서도 차등 IO 표준 SSTL 또는 HSTL을 사용할 때 발생합니다.

이 문제는 Stratix® III 및 Stratix IV 장치에만 영향을 미칩니다.

Quartus II 소프트웨어 버전 8.1 또는 9.0에서 이 문제를 해결하려면 다음 패치 중 하나를 다운로드하고 설치하십시오.

PC용 Quartus II 8.1 패치 0.55

PC readme.txt용 Quartus II 8.1 패치 0.55

Linux용 Quartus II 8.1 패치 0.55

Linux readme.txt용 Quartus II 8.1 패치 0.55

 

PC용 Quartus II 9.0 패치 0.03

PC readme.txt용 Quartus II 9.0 패치 0.03

Linux용 Quartus II 9.0 패치 0.03

Linux readme.txt용 Quartus II 9.0 패치 0.03

이 문제는 Quartus II 소프트웨어의 향후 버전에서 해결될 예정입니다.

관련 제품

이 문서는 다음 항목에 적용됩니다. 1 제품

Stratix® III FPGA

이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.