설명
이 오류는 Nios 시뮬레이션할 때 발생할 수 있습니다.® ModelSim에 여러 클럭 도메인이 포함된 II 1.1 VHDL 설계® 도구. 여러 클럭 도메인이 포함된 Verilog 시스템은 오류 없이 시뮬레이션합니다.
해결 방법은 SOPC Builder에서 생성한 VHDL 소스 코드를 수정하는 것입니다. ModelSim 도구에서 오류를 생성하는 VHDL 소스 코드의 줄 번호를 찾아보십시오. 이 오류는 구성 요소 인스턴스화에서 'data_in' 버스에 할당되어 발생합니다. 오류를 생성하는 소스 코드는 다음과 같습니다.
data_in => std_logic_vector("0000000000000000") & (slave_address);
문제를 해결하기 위해서는 구성 요소 인스턴스화와 동일한 수준에서 새 내부 신호를 생성해야 합니다. 예를 들어 , "internal_slave_address"라는 신호를 생성합니다. 그런 다음 다음을 할당합니다.
internal_slave_address <= std_logic_vector("0000000000000000") & (slave_address);
구성 요소 인스턴스에서 포트 매핑을 변경하여 다음과 같이 읽습니다.
data_in => internal_slave_address;
이 문제는 Nios II 5.0에서 해결되었습니다.