문서 ID: 000085355 콘텐츠 형태: 문제 해결 마지막 검토일: 2015-09-02

BAR 주소 크기가 4비트보다 작을 때 PCI Express용 하드 IP가 실패하는 이유는 무엇입니까?

환경

    인텔® Quartus® II 구독 에디션
    PCI Express*
BUILT IN - ARTICLE INTRO SECOND COMPONENT
설명

Quartus® II 소프트웨어의 문제로 인해 PCI 로컬 버스 사양에 지정된 필요한 16바이트보다 작은 잘못된 BAR 크기를 생성할 수 있습니다. 플랫폼 디자이너는 경고 메시지를 표시하지 않습니다. 언더사이즈 BAR이 열거되지 않아 설계가 작동하지 않습니다.

해결 방법

이 문제를 해결하려면 플랫폼 디자이너의 연결된 콤포넷으로 인해 BAR 크기가 16바이트에서 2GB(최소 4개 주소 비트)로 발생합니다.

이 문제는 향후 Quartus II 소프트웨어 릴리스에서 수정될 예정이 아닙니다.

관련 제품

이 문서는 다음 항목에 적용됩니다. 16 제품

Cyclone® V SX SoC FPGA
Cyclone® V GT FPGA
Stratix® V GX FPGA
Cyclone® V GX FPGA
Stratix® V GT FPGA
Stratix® V GS FPGA
Arria® V GZ FPGA
Arria® V SX SoC FPGA
Cyclone® V ST SoC FPGA
인텔® Arria® 10 SX SoC FPGA
Cyclone® V SE SoC FPGA
Arria® V ST SoC FPGA
Arria® V GX FPGA
인텔® Arria® 10 GT FPGA
Arria® V GT FPGA
인텔® Arria® 10 GX FPGA

1

추가적 도움이 필요하십니까?

지원팀 연락처

보증 제외

1

본 사이트의 모든 게시물 및 콘텐츠 사용은 Intel.com 이용 약관이 적용됩니다.

이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.