설명
읽기 지연 시간이 1.5인 QDR II SRAM의 경우, 지연 시간이 2.5인 QDR II SRAM에 대해 동일한 핀 할당 지침을 사용하십시오. 2.5 사이클 지연 시간이 있는 QDRII SRAM 장치의 핀 할당 지침은 외부 메모리 인터페이스 핸드북 챕터 장치 및 핀 계획 (PDF)의 표 2-9에 표시됩니다.
보완 클럭(CQn) 핀을 CQn 핀(DQSn 핀이 아님)과 CQ 핀을 장치의 DQS 핀에 연결합니다.