문서 ID: 000085369 콘텐츠 형태: 문제 해결 마지막 검토일: 2014-07-09

PCI Express 128비트 Avalon-MM TX 인터페이스용 하드 IP가 시뮬레이션에서 패킷을 전송하지 않는 이유는 무엇입니까?

환경

  • 인텔® Quartus® II 구독 에디션
  • 시뮬레이션
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    설명

    Quartus® II 소프트웨어 버전 14.0 이하에서 PCI Express® 128비트 Avalon-MM 인터페이스용 하드 IP를 시뮬레이션할 때 테스트 대상 장치(DUT)는 Avalon-MM 버스에서 PCIe 링크로 패킷을 전송할 수 없습니다.

    이 문제는 전송 데이터 경로에서 제어 신호의 잘못된 너비 선언으로 인해 발생합니다. 제어 신호는 5비트로 선언되지만, 테스트벤치에서는 4비트만 구동됩니다. 최상위 비트는 구동되지 않으며 시뮬레이션에서 "x"가 됩니다.

    해결 방법

    이 문제를 해결하려면 아래 단계를 수행하십시오.

    1. 파일 열기 altpciexpav128_cr_rp.v
    2. 선 찾기
      • 와이어 [4:0] tx_low64_fifo_wrusedw
      • 와이어 [4:0] tx_hi64_fifo_wrusedw
    3. 줄을 다음으로 변경합니다.
      • 와이어 [3:0] tx_low64_fifo_wrusedw
      • 와이어 [3:0] tx_hi64_fifo_wrusedw

    이 문제는 Quartus® II 소프트웨어의 향후 릴리스에서 수정될 예정입니다.

    관련 제품

    이 문서는 다음 항목에 적용됩니다. 15 제품

    Arria® V ST SoC FPGA
    Arria® V GX FPGA
    Arria® V GT FPGA
    Cyclone® V E FPGA
    Stratix® V E FPGA
    Cyclone® V SE SoC FPGA
    Cyclone® V SX SoC FPGA
    Cyclone® V GT FPGA
    Stratix® V GX FPGA
    Cyclone® V GX FPGA
    Stratix® V GT FPGA
    Stratix® V GS FPGA
    Arria® V GZ FPGA
    Arria® V SX SoC FPGA
    Cyclone® V ST SoC FPGA

    추가적 도움이 필요하십니까?

    지원팀 연락처

    보증 제외

    1

    본 사이트의 모든 게시물 및 콘텐츠 사용은 Intel.com 이용 약관이 적용됩니다.

    이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.