설명
Quartus® II 소프트웨어 버전 15.0에서 JESD204B IP 코어는 Arria® V GT 및 ST 장치에서 7.50Gbps(IP 코어 링크 클럭 속도 187.5MHz 이상)를 초과하는 데이터 속도로 설정 타이밍을 충족하지 못할 수 있습니다.
해결 방법
타이밍을 닫려면 다음 설정을 사용하십시오.
- 최적화 모드: 성능(높은 노력 - 런타임 증가)
-
고급 설정(Fitter)
-
피터 노력: 스탠다드 핏
-
라우팅 중 클럭 토폴로지 분석 수행: 켜기
-
성능에 대한 조합 로직에 대한 물리적 합성 수행: On
-
성능에 대한 레지스터 중복 수행: 켜기
-
성능에 대한 레지스터 리티밍 수행: 켜기
-
배치 노력 승수: 4.0
-
라우터 타이밍 최적화 수준: 최대
타이밍 오류가 여전히 존재하는 경우 다음 작업을 수행하십시오.
-
사용자 Synopsys Design Constraint(.sdc) 파일에서 링크 클럭(IP 코어 클럭 도메인)을 10~15% 과도하게 제한하고 TimeQuest의 대상 주파수에서 타이밍을 닫습니다. 예를 들어, 코어 PLL에 의해 187.5MHz 링크 클럭이 생성되는 경우, create_clock 명령을 사용하여 260MHz(12%)로 187.5MHz 코어 PLL 참조 클럭(클럭 이름은 device_clk)을 제한합니다.
세트 current_exe == $:::TimeQuestInfo(nameofexecutable)
{ == "quartus_fit"} {
create_clock -name device_clk -period 3.85 [get_ports device_clk]
} 기타 {
create_clock -name device_clk -period 5.33 [get_ports device_clk]
}
-
설계 스페이스 익스플로러 II를 사용하여 피터 시드 스위핑을 수행하여 최적의 Fitter 초기 배치 시드 번호를 결정합니다.