문서 ID: 000085387 콘텐츠 형태: 문제 해결 마지막 검토일: 2012-09-11

DDR3 SDRAM UniPHY 및 Altmemphy 기반 컨트롤러를 사용하여 읽기 작업 중에 행 주소를 변경하지 않는 경우에도 mem_dq 버스에서 읽기 데이터 버스트에서 단종이 표시되는 이유는 무엇입니까?

환경

  • 인텔® Quartus® II 구독 에디션
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    설명

    DDR3 SDRAM UniPHY 및 Altmemphy 기반 메모리 컨트롤러를 구현할 때 사용자는 읽기 작업 중에 행 주소 변경이 없는 경우에도 mem_dq 버스가 연속 버스트를 제공하지 않는다는 것을 알 수 있습니다. 시뮬레이션에서도 이러한 동작이 표시됩니다.

    해결 방법

    alt_mem_ddrx_controller.v HDL에서 CFG_RDBUFFER_ADDR_WIDTH 수동으로 업데이트해야 문제를 해결할 수 있습니다.

    CFG_RDBUFFER_ADDR_WIDTH 다음으로 설정합니다.
    전체 요금 - 8
    절반 비율 - 7
    분기율 - 6

    이 문제는 Quartus® II 소프트웨어의 향후 버전에서 해결됩니다.

    관련 제품

    이 문서는 다음 항목에 적용됩니다. 8 제품

    Stratix® V GX FPGA
    Stratix® III FPGA
    Stratix® IV GT FPGA
    Stratix® IV GX FPGA
    Stratix® IV E FPGA
    Stratix® V GT FPGA
    Stratix® V E FPGA
    Stratix® V GS FPGA

    추가적 도움이 필요하십니까?

    지원팀 연락처

    보증 제외

    1

    본 사이트의 모든 게시물 및 콘텐츠 사용은 Intel.com 이용 약관이 적용됩니다.

    이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.