문서 ID: 000085414 콘텐츠 형태: 문제 해결 마지막 검토일: 2012-08-13

10기가비트 이더넷 참조 설계 리셋 시퀀스가 오프셋 취소를 고려합니까?

환경

BUILT IN - ARTICLE INTRO SECOND COMPONENT
설명

아니요, 10기가비트 이더넷 참조 설계 리셋 시퀀스는 오프셋 취소를 고려하지 않습니다.

오프셋 취소는 장치 전원이 켜진 후 한 번 발생합니다. Stratix® IV GX 및 Arria® II GX 장치의 오프셋 취소를 고려하려면 altgx_reconfig Megawizard® Plugin Manager의 출력 바쁜 신호를 모니터링해야 합니다. 바쁜 신호가 낮아질 때까지 10기가비트 이더넷 참조 설계를 재설정하려면 로직을 설계해야 합니다.

오프셋 취소 기능에 대한 자세한 내용은 Stratix IV GX 및 Arria II GX 장치 핸드북을 참조하십시오.

관련 제품

이 문서는 다음 항목에 적용됩니다. 3 제품

Arria® II GX FPGA
Stratix® IV GT FPGA
Stratix® IV GX FPGA

추가적 도움이 필요하십니까?

지원팀 연락처

보증 제외

1

본 사이트의 모든 게시물 및 콘텐츠 사용은 Intel.com 이용 약관이 적용됩니다.

이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.