문서 ID: 000085417 콘텐츠 형태: 문제 해결 마지막 검토일: 2013-12-31

Stratix V, Arria V 및 Cyclone V 장치에서 트랜시버 REFCLK 또는 트랜시버 IO 핀에 온칩 종료(OCT)를 할당하기 위해 INPUT_TERMINATION .qsf 할당을 사용할 수 있습니까?

환경

BUILT IN - ARTICLE INTRO SECOND COMPONENT
설명

INPUT_TERMINATION 할당을 사용하여 Stratix® V, Arria® V 및 Cyclone® V 장치의 트랜시버 핀에 온칩 종료(OCT)를 할당할 수 없습니다. 대신 다음 qsf 할당 중 하나를 사용해야 합니다.

XCVR_GT_IO_PIN_TERMINATION(Stratix V GT 트랜시버 IO 핀 ony)

XCVR_IO_PIN_TERMINATION(트랜시버 IO 핀)

XCVR_REFCLK_PIN_TERMINATION(REFCLK 핀)

다음을 참조하십시오. Altera 트랜시버 PHY IP 코어 사용자 가이드(PDF) 이러한 할당을 사용하는 방법에 대한 자세한 정보를 확인하십시오.
트랜시버 핀에서 INPUT_TERMINATION 할당을 사용하는 경우 Quartus® II 소프트웨어에서 무시되며 기본 종료 옵션이 이러한 핀에 할당됩니다.

관련 제품

이 문서는 다음 항목에 적용됩니다. 11 제품

Cyclone® V SX SoC FPGA
Cyclone® V GT FPGA
Stratix® V GX FPGA
Stratix® V GT FPGA
Cyclone® V GX FPGA
Stratix® V GS FPGA
Arria® V GZ FPGA
Arria® V SX SoC FPGA
Arria® V ST SoC FPGA
Arria® V GX FPGA
Arria® V GT FPGA

이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.