설명
Quartus II 소프트웨어 버전 11.0 또는 Quartus® II 소프트웨어 버전 11.0SP1에서 Stratix® V 장치용으로 생성된 DDR3 SDRAM UniPHY 기반 컨트롤러를 컴파일할 때 다음 오류와 함께 이 오류가 발생할 수 있습니다.
오류: stratixv_clkena 아톰 "계층 구조| {instance_name}_p0_memphy_top:memphy_top_inst|pll_write_clk~CLKENA0"은 불법 대상입니다.
이 오류는 pll_write_clk 신호용 QSF 파일에서 수행된 다음 전역 신호 할당으로 인해 발생합니다 .
set_instance_assignment -name GLOBAL_SIGNAL "GLOBAL CLOCK"에서 "계층 구조"로| {instance_name}|pll_write_clk"
이 할당은 11.0SP1 이전의 IP 버전에 의해 이루어지며, 이전에 버전에 사용되었던 전역 클럭 트리 대신 PHY 클럭 트리에 이 클럭을 두는 Quartus II 버전 11.0SP1로 이동할 때 QSF에 존재합니다.
해결 방법
이 문제를 해결하려면 QSF 파일에서 신호를 pll_write_clk 전역 신호 할당을 설명하거나 코어를 재생성한 후 Quartus II 소프트웨어 버전 11.0SP1에서 {instance_name}_pin_assignments.tcl 파일을 실행합니다.