문서 ID: 000085443 콘텐츠 형태: 오류 메시지 마지막 검토일: 2014-05-06

오류: pcie_sv_hip_de_hip_status_0: 잘못된 # args: "proc_quartus_synth 이름"이어야 합니다.

환경

BUILT IN - ARTICLE INTRO SECOND COMPONENT
설명

AN465와 함께 제공된 PCI Express® 참조 설계를 다시 컴파일할 때 다음 오류가 발생합니다.

오류: pcie_sv_hip_de_hip_status_0: 잘못된 # args: "proc_quartus_synth 이름"이어야 합니다.
실행하는 동안
"proc_quartus_synth"
(절차 "proc_sim_verilog" 라인 2)
내부에서 호출됨
"proc_sim_verilog altpcie_sv_hip_ast_hip_status_bridge"?

이 오류는 PCB에서 LED를 구동하는 gasket 응용 프로그램 레이어 로직과 관련이 있습니다. 전체 PCIe 디자인을 만들 때는 필요하지 않습니다. Qsys 요소를 제거하고 기능 손실이 없을 수 있습니다.

해결 방법 Qsys 구성 요소 pcie_sv_hip_de_hip_status_0 제거합니다.

관련 제품

이 문서는 다음 항목에 적용됩니다. 13 제품

Stratix® V GX FPGA
Cyclone® V ST SoC FPGA
Cyclone® V SX SoC FPGA
Stratix® V GS FPGA
Stratix® V GT FPGA
Cyclone® V GX FPGA
Cyclone® V SE SoC FPGA
Cyclone® V GT FPGA
Arria® V SX SoC FPGA
Arria® V ST SoC FPGA
Arria® V GX FPGA
Arria® V GZ FPGA
Arria® V GT FPGA

이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.