AN465와 함께 제공된 PCI Express® 참조 설계를 다시 컴파일할 때 다음 오류가 발생합니다.
오류: pcie_sv_hip_de_hip_status_0: 잘못된 # args: "proc_quartus_synth 이름"이어야 합니다.
실행하는 동안
"proc_quartus_synth"
(절차 "proc_sim_verilog" 라인 2)
내부에서 호출됨
"proc_sim_verilog altpcie_sv_hip_ast_hip_status_bridge"?
이 오류는 PCB에서 LED를 구동하는 gasket 응용 프로그램 레이어 로직과 관련이 있습니다. 전체 PCIe 디자인을 만들 때는 필요하지 않습니다. Qsys 요소를 제거하고 기능 손실이 없을 수 있습니다.