문서 ID: 000085463 콘텐츠 형태: 오류 메시지 마지막 검토일: 2013-08-27

경고: PLL 출력 클럭에 지정된 클럭 기간 <pll clock="" output=""> 보다 크거나 같아야 합니다. <clock period=""> 출력 I/O용 <pll clock="" output="">.</pll></clock></pll>

환경

BUILT IN - ARTICLE INTRO SECOND COMPONENT
설명

설계가 클래식 타이밍 분석기가 지원하지 않는 고급 클럭 구성표를 사용하는 경우 이 경고 메시지가 나타날 수 있습니다. 예를 들어, 트리플 스피드 이더넷 메가 기능으로 설계를 구현하고 컴파일 중에 클래식 타이밍 분석기를 사용하는 경우 경고 메시지가 발생할 수 있습니다.

이 경고 메시지를 피하려면 타이밍 분석 과정에서 TimeQuest 타이밍 분석기를 사용하십시오.  클래식 타이밍 분석기는 Quartus® II 소프트웨어 버전 10.0에서 마지막으로 지원되었습니다.

관련 제품

이 문서는 다음 항목에 적용됩니다. 1 제품

Cyclone® III FPGA

이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.