문서 ID: 000085471 콘텐츠 형태: 문제 해결 마지막 검토일: 2012-09-11

Quartus II 소프트웨어 버전 7.1 SP1 이상에서 TimeQuest Timing Analyzer가 Stratix II GX 장치의 고속 트랜시버에서 여러 리셋 및 직렬 루프백 포트를 빨간색으로 제한되지 않는 경로로 보고하는 이유는 무엇입니까?

환경

  • 인텔® Quartus® II 구독 에디션
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    설명

    Quartus® II 소프트웨어 버전 7.1SP1 이상은 ALTGX/ALT2GXB 고속 트랜시버에서 다음 재설정 및 직렬 루프백 포트를 제약하지 않으므로 제한되지 않는 경로를 보고합니다.

    • gxb_powerdown
    • tx_digitalreset
    • rx_digitalreset
    • rx_analogreset
    • rx_seriallpbken
    해결 방법

    TimeQuest의 Synopsys 설계 제약 조건(.sdc) 파일에 이러한 경로를 분석하기 위해 수동으로 제약 조건을 추가합니다. .sdc 파일에 제약 조건을 수동으로 추가하는 지침은 Stratix II GX 장치 핸드북 (PDF)에서 확인할 수 있습니다.

    관련 제품

    이 문서는 다음 항목에 적용됩니다. 1 제품

    Stratix® II GX FPGA

    추가적 도움이 필요하십니까?

    지원팀 연락처

    보증 제외

    1

    본 사이트의 모든 게시물 및 콘텐츠 사용은 Intel.com 이용 약관이 적용됩니다.

    이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.