문서 ID: 000085508 콘텐츠 형태: 문제 해결 마지막 검토일: 2011-08-23

핀 플래너 HDL 구문 오류

환경

  • 인텔® Quartus® II 구독 에디션
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    중요 문제

    설명

    핀 플래너가 생성한 최상위 레벨에서 HDL 구문 오류가 발생했습니다. DDR 또는 DDR2 SDRAM 컨트롤러 변형이 포함된 설계 파일.

    설계를 사용하는 핀 플래너 생성 최상위 설계 파일 DDR 또는 DDR2 SDRAM 컨트롤러 변형이 포함되어 있습니다.

    DDR 또는 DDR2 SDRAM 컨트롤러 핀 플래너를 가져오는 경우 핀 플래너에 파일을 입력한 다음 최상위 설계 파일을 생성합니다. 설계에 대해 HDL 구문 오류가 포함되어 있으며 컴파일되지 않습니다. Quartus II 소프트웨어에서. 이 최상위 설계는 사용할 수 없습니다. IO 할당 분석을 위한 파일입니다.

    해결 방법

    IP Toolbench 최상위 예제 디자인을 사용하고 자동으로 핀과 IO 할당을 확인하기 위해 할당된 제약 조건.

    이 문제는 해결되지 않습니다.

    관련 제품

    이 문서는 다음 항목에 적용됩니다. 1 제품

    인텔® 프로그래밍 가능 장치

    추가적 도움이 필요하십니까?

    지원팀 연락처

    보증 제외

    1

    본 사이트의 모든 게시물 및 콘텐츠 사용은 Intel.com 이용 약관이 적용됩니다.

    이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.