설명
예, Quartus®II 소프트웨어는 마지막으로 할당된 할당이 우선임에도 불구하고 동일한 신호에 대한 여러 할당을 지원합니다.
그러나 Quartus 2000.09 소프트웨어 이하로 컴파일하고 신호 범위를 명시적으로 지정하지 않은 경우 결과가 제대로 시뮬레이션되지 않을 수 있습니다.
다음 코드를 고려하십시오.
---- signal a : std_logic_vector(7 downto 0); process(iclock1,reset) if (reset='0') then a ----
"재설정"이 '0'이면 신호 "a"에 대해 "111000000"을 얻는 대신 Quartus 소프트웨어 시뮬레이션은 뒤집힌 2개의 가장 중요한 비트(MSB)를 표시하고 다음과 같은 "00100011"을 표시합니다.
a(7 downto 0)로 수정하면 설계가 올바르게 시뮬레이션됩니다.
이 문제는 Quartus II 소프트웨어 버전 1.0에서 해결되었습니다.