문서 ID: 000085526 콘텐츠 형태: 문제 해결 마지막 검토일: 2012-09-11

Stratix® II는 1508핀 패키지의 고속 차등 I/O 채널에 대한 데이터 속도 제한이 있습니까?

환경

BUILT IN - ARTICLE INTRO SECOND COMPONENT
설명 이전 버전 3.1의 Stratix® II 핸드북 볼륨 2장 5장 Stratix II 장치에서 DPA를 사용하는 고속 차등 I/O 인터페이스는 1508핀 패키지에서 제공되는 장치의 경우 센터 FPLL에서 23열 이상 떨어진 채널(참조 클럭 행 제외)에서 1Gbps로 작동할 수 없다고 명시했습니다. 그러나 Altera 1Gbps(-3,-4)/840Mbps(-5)를 초과하여 저속 채널에 대한 추가 특성화 및 향상된 성능을 수행했습니다.®

관련 제품

이 문서는 다음 항목에 적용됩니다. 1 제품

Stratix® II FPGA

추가적 도움이 필요하십니까?

지원팀 연락처

보증 제외

1

본 사이트의 모든 게시물 및 콘텐츠 사용은 Intel.com 이용 약관이 적용됩니다.

이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.