문서 ID: 000085531 콘텐츠 형태: 문제 해결 마지막 검토일: 2014-07-08

HPS 외부 메모리 인터페이스를 사용할 때 IBIS 시뮬레이션 모델과 읽기 DQ 파형에 대한 실제 하드웨어 측정 간의 불일치가 표시되는 이유는 무엇입니까?

환경

  • 인텔® Quartus® II 구독 에디션
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    중요 문제

    설명 DQ 파형을 비교할 때, 측정된 안정 상태 읽기 파형 진폭이 IBIS 모델이 시뮬레이션한 예상 값을 초과한다는 것을 알 수 있습니다. 이는 Quartus® II 소프트웨어가 Rt 종료 값을 조정하여 동등한 저항이 예상보다 높기 때문입니다.
    해결 방법

     

    관련 제품

    이 문서는 다음 항목에 적용됩니다. 5 제품

    Arria® V ST SoC FPGA
    Arria® V SX SoC FPGA
    Cyclone® V SE SoC FPGA
    Cyclone® V ST SoC FPGA
    Cyclone® V SX SoC FPGA

    추가적 도움이 필요하십니까?

    지원팀 연락처

    보증 제외

    1

    본 사이트의 모든 게시물 및 콘텐츠 사용은 Intel.com 이용 약관이 적용됩니다.

    이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.