문서 ID: 000085570 콘텐츠 형태: 문제 해결 마지막 검토일: 2013-06-03

UniPHY 기반 메모리 컨트롤러의 예제 설계에 최상위 I/O로 Avalon MM 슬레이브 포트가 있는 이유는 무엇입니까?

환경

  • 인텔® Quartus® II 구독 에디션
  • UniPHY 인텔® FPGA IP 탑재 DDR3 SDRAM 컨트롤러
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    설명

    온칩 디버그 툴킷이 활성화된 UniPHY 기반 메모리 컨트롤러에는 예제 설계의 최상위 수준으로 내보낸 Avalon®MM 슬레이브 포트가 있습니다. Avalon-MM 슬레이브 포트에 필요한 추가 핀으로 인해 일부 소형 패키지 크기에서 "No Fit" 오류가 발생할 수 있습니다.

    해결 방법

    Avalon-MM 슬레이브 포트를 제거하려면 온칩 디버그 툴킷을 비활성화하고 예제 디자인을 재생성하거나 최상위 레벨에서 Avalon-MM 슬레이브 포트를 수동으로 제거하십시오.

    이 문제는 Quartus® II 소프트웨어 13.1 버전에서 해결되었습니다.

    관련 제품

    이 문서는 다음 항목에 적용됩니다. 19 제품

    Stratix® V GX FPGA
    Cyclone® V GX FPGA
    Stratix® V GT FPGA
    Stratix® V GS FPGA
    Arria® V GZ FPGA
    Arria® V SX SoC FPGA
    Cyclone® V ST SoC FPGA
    Arria® V ST SoC FPGA
    Stratix® IV E FPGA
    Cyclone® V SE SoC FPGA
    Cyclone® V SX SoC FPGA
    Cyclone® V GT FPGA
    Arria® V GX FPGA
    Stratix® IV GX FPGA
    Stratix® IV GT FPGA
    Arria® V GT FPGA
    Stratix® III FPGA
    Cyclone® V E FPGA
    Stratix® V E FPGA

    추가적 도움이 필요하십니까?

    지원팀 연락처

    보증 제외

    1

    본 사이트의 모든 게시물 및 콘텐츠 사용은 Intel.com 이용 약관이 적용됩니다.

    이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.