문서 ID: 000085582 콘텐츠 형태: 문제 해결 마지막 검토일: 2013-08-29

동일한 카운터 값을 가진 다양한 E 클럭 출력에 대한 Stratix 향상된 PLL의 Tskew는 무엇입니까?

환경

BUILT IN - ARTICLE INTRO SECOND COMPONENT
설명 Stratix 핸드북 버전 3.1, 2004년 9월은 다른 E를 사용하여 향상된 PLL의 최대 왜곡 /- 75 ps를 지정합니다. 동일한 카운터 설정으로 클럭 출력. 이 값은 클럭 출력이 동일한 위상 관계. 이 사양은 정수 승수와 동일한 출력 클럭에도 적용됩니다. (I.E. 100 MHz 및 200 MHz 클럭) 위상 관계가 동일하기 때문입니다.

관련 제품

이 문서는 다음 항목에 적용됩니다. 1 제품

Stratix® FPGA

추가적 도움이 필요하십니까?

지원팀 연락처

보증 제외

1

본 사이트의 모든 게시물 및 콘텐츠 사용은 Intel.com 이용 약관이 적용됩니다.

이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.