문서 ID: 000085597 콘텐츠 형태: 문제 해결 마지막 검토일: 2012-09-11

Avalon-ST TX 및 RX 인터페이스에 대한 Altera 트리플 스피드 이더넷(TSE) MegaCore 기능의 데이터 형식은 무엇입니까?

환경

BUILT IN - ARTICLE INTRO SECOND COMPONENT
설명

1. Altera® 트리플 스피드 이더넷(TSE) MegaCore® 기능 Avalon-ST® TX 인터페이스에 대한 데이터 형식:

a) OMIT_CRC = 0(tx_cmd_stat 레지스터) 및 신호 ff_tx_crc_fwd = 0

대상 주소 소스 주소길이/유형페이로드 데이터
6바이트6바이트2바이트N/A

 

b) OMIT_CRC = 1(tx_cmd_stat 레지스터) 또는 신호 ff_tx_crc_fwd = 1

대상 주소 소스 주소 길이/유형: 페이로드 데이터 프레임 검사 시퀀스
6바이트 6바이트 2바이트 N/A 4바이트

 

2. Altera 트리플 스피드 이더넷(TSE) MegaCore 기능 Avalon-ST RX 인터페이스용 데이터 형식:

a) CRC_FWD = 0(command_config 레지스터)

대상 주소 소스 주소 길이/유형 페이로드 데이터

6바이트

6바이트 2바이트 N/A

 

b) CRC_FWD = 1 및 PAD_EN = 0(command_config 레지스터)

대상 주소 소스 주소 길이/유형 페이로드 데이터 프레임 검사 시퀀스
6바이트 6바이트 2바이트 N/A 4바이트

 

3. 트리플 스피드 이더넷(TSE) MegaCore 기능 Avalon-ST 신호에 대한 자세한 내용은 다음을 참조하십시오.

a) 트리플 스피드 이더넷 메가코어 기능 사용자 가이드

b) Avalon 인터페이스 사양

관련 제품

이 문서는 다음 항목에 적용됩니다. 1 제품

인텔® 프로그래밍 가능 장치

1

추가적 도움이 필요하십니까?

지원팀 연락처

보증 제외

1

본 사이트의 모든 게시물 및 콘텐츠 사용은 Intel.com 이용 약관이 적용됩니다.

이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.