문서 ID: 000085599 콘텐츠 형태: 문제 해결 마지막 검토일: 2012-12-14

계수 비트 폭의 변화가 Quartus II 소프트웨어의 컴파일 결과를 변경하는 이유는 무엇입니까?

환경

    인텔® Quartus® II 구독 에디션
BUILT IN - ARTICLE INTRO SECOND COMPONENT
설명

이 문제는 사전 가산기와 함께 ALTMULT_ACC(MAC) 메가코어를 사용하고 계수를 곱할 때 Quartus® II 소프트웨어의 문제입니다. 계수가 입력과 동일한 18비트로 설정되면 DSP 블록 외부에 추가 리소스가 사용되지 않습니다. 계수 비트 폭이 16비트로 변경되면, 체인인 기능은 DSP 블록 내에서 사용되지 않으며 LEs에서 암시됩니다.

해결 방법

DSP 블록 외부의 추가 로직에 관심이 있는 경우 계수 비트 폭을 18비트로 유지하십시오.

이 문제는 Quartus II 소프트웨어의 향후 버전에서 해결됩니다.

관련 제품

이 문서는 다음 항목에 적용됩니다. 1 제품

Arria® V GX FPGA

1

추가적 도움이 필요하십니까?

지원팀 연락처

보증 제외

1

본 사이트의 모든 게시물 및 콘텐츠 사용은 Intel.com 이용 약관이 적용됩니다.

이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.