문서 ID: 000085604 콘텐츠 형태: 오류 메시지 마지막 검토일: 2016-04-18

내부 오류: 하위 시스템: EDA, 파일: wsc_hierarchy_builder.cpp, 라인: 1928 계층 정보를 찾을 수 없습니다.

환경

BUILT IN - ARTICLE INTRO SECOND COMPONENT
설명

이 오류는 Quartus® II 소프트웨어 버전 6.1에서 TimeQuest Timing Analyzer가 활성화된 프라임타임용 Verilog 넷리스트를 생성할 때 발생할 수 있습니다.

이 오류는 설계에 계층적 합성을 트리거하는 할당(예: 전역 합성 할당 1개, 엔터티에 다른 값이 있는 동일한 할당)이 있어 Primetime EDA Netlist Writer가 계층적 넷리스트를 생성하게 됩니다.

이 문제는 Quartus II 소프트웨어 버전 7.0부터 해결됩니다.

또한 mySupport를 사용하여 문제를 해결하는 Quartus II 소프트웨어 버전 6.1에 대한 패치 0.24를 요청할 수도 있습니다.

관련 제품

이 문서는 다음 항목에 적용됩니다. 1 제품

Stratix® II FPGA

이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.