문서 ID: 000085606 콘텐츠 형태: 문제 해결 마지막 검토일: 2013-07-24

소스 동기화 SERDES는 Stratix IV 장치의 모든 일련화 및 탈분화 요소에 대해 최대 1600Mbps의 데이터 속도를 지원합니까?

환경

BUILT IN - ARTICLE INTRO SECOND COMPONENT
설명

Stratix® IV 장치 소스 동기화 SERDES에서 달성한 최대 데이터 속도는 설계에 따라 달라집니다.  소스 동기화 SERDES는 ALTLVDS_RX 및 ALTLVDS_TX 메가기능을 사용하여 구현됩니다.  이러한 메가기능을 사용하여 인터페이스의 탈분할화/일련화 요소를 선택할 수 있습니다.

 

SERDES의 Fmax 사양은 직렬 데이터에 사용되는 빠른 클럭을 기반으로 합니다.  인터페이스 Fmax는 설계에 따라 달라지며 타이밍 분석이 필요한 병렬 클럭 도메인에 따라 달라집니다.

 

더 높은 탈사형화/일련화 요인으로 인해 더 느린 병렬 클럭 도메인 작업이 수행되어 높은 데이터 속도 인터페이스에 타이밍이 닫을 수 있습니다.

 

관련 제품

이 문서는 다음 항목에 적용됩니다. 3 제품

Stratix® IV E FPGA
Stratix® IV GT FPGA
Stratix® IV GX FPGA

1

추가적 도움이 필요하십니까?

지원팀 연락처

보증 제외

1

본 사이트의 모든 게시물 및 콘텐츠 사용은 Intel.com 이용 약관이 적용됩니다.

이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.