문서 ID: 000085609 콘텐츠 형태: 제품 정보 및 문서 마지막 검토일: 2016-05-17

Arria 10 EMIF IP의 global_reset_n 핀과 관련된 복구 및 제거 타이밍 위반을 어떻게 해결합니까?

환경

BUILT IN - ARTICLE INTRO SECOND COMPONENT
설명

The Arria 10 EMIF IP global_reset_n 신호는 비동기 또는 동기 소스에서 구동할 수 있습니다.

Tthe global_reset_n 신호는 클럭 도메인에 동기화되어 하드 EMIF IP 내부에서 동기 재설정 신호를 생성합니다. 사용자 신호와 관련된 모든 제거 및 복구 타이밍 위반 global_reset_nEMIF IP 내부의 노드에 대한 입력 포트를 절단할 수 있습니다.


해결 방법

A를 추가합니다. set_false_path 다음 형식으로 프로젝트에 대한 제약 조건:

emIF IP global_reset_n 포트에 연결된 -에서 *로 set_false_path

예를 들어 제약 조건은 다음과 같습니다.

set_false_path -에서 clkrst|clkrst\|global_reset_n*에서 패킷까지:packet_i|packet_altera_emif_151*


관련 제품

이 문서는 다음 항목에 적용됩니다. 1 제품

인텔® 프로그래밍 가능 장치

1

추가적 도움이 필요하십니까?

지원팀 연락처

보증 제외

1

본 사이트의 모든 게시물 및 콘텐츠 사용은 Intel.com 이용 약관이 적용됩니다.

이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.