문서 ID: 000085612 콘텐츠 형태: 문제 해결 마지막 검토일: 2014-04-08

tx_datak 신호가 Altera 트랜시버 PHY IP 사용자 가이드의 Arria V, Cyclone V 및 Stratix V 장치에 대한 수신 데이터를 참조하는 이유는 무엇입니까?

환경

  • 인텔® Quartus® II 구독 에디션
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    설명

    Altera 트랜시버 PHY IP 코어 사용자 가이드(PDF)의 "표 9-12: Avalon-ST TX 인터페이스 신호"와 "표 11-8: Avalon-ST® TX 인터페이스"의 실수로 인해 tx_datak 신호는 Arria® V, Cyclone® V 및 Stratix® V 장치에 대한 수신 데이터를 의미합니다.

    tx_datak 신호는 전송 데이터만 참조해야 합니다.

    해결 방법

    이러한 문제는 향후 버전의 Altera 트랜시버 PHY IP 코어 사용자 가이드 (PDF)에서 해결됩니다.

    관련 제품

    이 문서는 다음 항목에 적용됩니다. 12 제품

    Cyclone® V ST SoC FPGA
    Cyclone® V GX FPGA
    Cyclone® V SX SoC FPGA
    Stratix® V GS FPGA
    Stratix® V GT FPGA
    Cyclone® V GT FPGA
    Arria® V SX SoC FPGA
    Arria® V ST SoC FPGA
    Arria® V GZ FPGA
    Arria® V GX FPGA
    Arria® V GT FPGA
    Stratix® V GX FPGA

    추가적 도움이 필요하십니까?

    지원팀 연락처

    보증 제외

    1

    본 사이트의 모든 게시물 및 콘텐츠 사용은 Intel.com 이용 약관이 적용됩니다.

    이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.