문서 ID: 000085618 콘텐츠 형태: 오류 메시지 마지막 검토일: 2013-08-27

중요 경고: PLL <pll name=""> 입력 클럭 inclk[0]는 원격 클럭 핀으로 공급되므로 완전히 보상되지 않습니다. <pin location="">.</pin></pll>

환경

  • 인텔® Quartus® II 구독 에디션
  • PLL
  • 클럭
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    설명

    Quartus® II 소프트웨어 버전 10.0, 10.0sp1, 10.1, 10.1sp1 및 11.0에서 전용 입력 클럭 핀을 Arria II GX 장치의 PLL에 공급하는 경우에도 이 중요한 경고 메시지를 받을 수 있습니다.

    PLL 매핑에 대한 정확한 전용 입력 클럭 핀은 Arria II 장치(PDF)의 클럭 네트워크 및 PLL에서 5-6 또는 5-7 표를 참조하십시오. 이 표에 따라 올바른 클럭 소스를 선택하면 PLL 입력 경로가 완전히 보정됩니다.

    해결 방법

    이 중요 경고 메시지는 Quartus II 소프트웨어 버전 11.0sp1에서 제거되었습니다.

    관련 제품

    이 문서는 다음 항목에 적용됩니다. 3 제품

    Arria® FPGA
    Arria® II FPGA
    Arria® II GX FPGA

    이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.