문서 ID: 000085651 콘텐츠 형태: 문제 해결 마지막 검토일: 2012-09-11

SignalTap II 파일에서 pll_locked 신호가 항상 낮은 이유는 무엇입니까?

환경

BUILT IN - ARTICLE INTRO SECOND COMPONENT
설명

Netlist에서 잘못된 신호를 선택한 경우 SignalTap® II 도구에서 pll_locked 신호가 항상 낮아지는 것을 확인할 수 있습니다.   SignalTap II 파일에 GXB 트랜시버 잠금 신호를 추가할 때는 pll_locked[0] 및 pll_locked 두 개 이상의 선택이 있습니다. pll_locked[0] 노드를 선택해야 합니다.  하드웨어 테스트에서 pll_locked 항상 낮습니다.

 

pll_locked Signaltap II에서 사용할 수 없는 버스 이름입니다. Quartus® II 분석 및 합성 보고서에서 연결을 확인할 수 있습니다.  분석 및 합성 보고서 파일에는 In-System 디버깅이라는 섹션이 있습니다.  이 섹션에서는 Quartus II 소프트웨어의 실제 연결을 보여줍니다.  pll_locked 누락된 노드이며 GND에 연결되어 있음을 알게 될 것입니다.  pll_locked[0]은 올바르게 연결된 신호입니다.

관련 제품

이 문서는 다음 항목에 적용됩니다. 4 제품

Stratix® IV GT FPGA
Stratix® IV GX FPGA
Arria® II GX FPGA
Cyclone® IV GX FPGA

추가적 도움이 필요하십니까?

지원팀 연락처

보증 제외

1

본 사이트의 모든 게시물 및 콘텐츠 사용은 Intel.com 이용 약관이 적용됩니다.

이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.