문서 ID: 000085660 콘텐츠 형태: 문제 해결 마지막 검토일: 2012-09-11

트랜시버의 REFCLK 핀을 Stratix II GX 및 Stratix IV GX/GT 장치의 범용 PLL에 할당할 수 있습니까?

환경

  • PLL
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    설명

    트랜시버의 REFCLK 핀을 입력 클럭으로 할당할 수 있습니다Stratix® II GX 및 Stratix IV GX/GT 장치는 해당 REFCLK 핀과 연결된 블록 내에서 하나 이상의 트랜시버 채널을 인스턴스화한 경우에만 가능합니다. 더미 트랜시버 채널을 인스턴스화하여 이 REFCLK 핀을 사용하고 더미 트랜시버 채널을 정상 작동 중에 재설정 상태로 유지할 수 있습니다.  

    이 정보는 전용 고속 트랜시버/REFCLK 핀이 있는 다른 GX/GT/GZ 장치 제품군에도 적용됩니다.

    관련 제품

    이 문서는 다음 항목에 적용됩니다. 13 제품

    Stratix® II GX FPGA
    Stratix® IV GX FPGA
    Arria® II GZ FPGA
    Arria® II GX FPGA
    Stratix® IV GT FPGA
    Arria® V GT FPGA
    Arria® V GX FPGA
    Arria® GX FPGA
    Arria® V SX SoC FPGA
    Stratix® V GX FPGA
    Stratix® V GT FPGA
    Stratix® V GS FPGA
    Stratix® GX FPGA

    이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.