문서 ID: 000085664 콘텐츠 형태: 문제 해결 마지막 검토일: 2015-03-04

Arria II, Cyclone IV 및 Stratix IV PCI Express IP 코어의 test_in 포트를 모든 0으로 설정할 수 있습니까?

환경

BUILT IN - ARTICLE INTRO SECOND COMPONENT
설명

정상 작동의 경우 test_in 포트를 모두 0으로 설정할 수 없습니다.

다음 test_in 입력을 1로 설정하십시오.
bit[3] = FPGA 모드.
bit[5] = 설정 시 LTSSM이 컴플라이언스 모드로 들어가지 못하게 합니다.
bit[7] = 저전력 상태 협상을 비활성화합니다.

관련 제품

이 문서는 다음 항목에 적용됩니다. 5 제품

Cyclone® IV GX FPGA
Stratix® IV GT FPGA
Stratix® IV GX FPGA
Arria® II GX FPGA
Arria® II GZ FPGA

추가적 도움이 필요하십니까?

지원팀 연락처

보증 제외

1

본 사이트의 모든 게시물 및 콘텐츠 사용은 Intel.com 이용 약관이 적용됩니다.

이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.