문서 ID: 000085683 콘텐츠 형태: 제품 정보 및 문서 마지막 검토일: 2016-12-05

12비트 또는 14비트 ADC 장치에서 ALTLVDS_RX 메가 기능을 사용하려면 어떻게 합니까?

환경

BUILT IN - ARTICLE INTRO SECOND COMPONENT
설명

ALTLVDS_RX 메가 기능으로 전용 SERDES의 경우 최대 10개의 일련화 해제 요소를 지원합니다.  12비트 장치와 연결하려면 deserialization 팩터를 x6으로 설정하고 병렬 인터페이스에서 2개의 연속 6비트 단어를 사용하여 12비트 단어를 재구성할 수 있습니다.

14비트 ADC 장치의 경우, ALTLVDS_RX 메가기능을 x7 모드로 설정하고 병렬 인터페이스에서 2개의 연속 7비트 단어를 사용하여 14비트 단어를 재구성합니다.

관련 제품

이 문서는 다음 항목에 적용됩니다. 22 제품

Cyclone® V SX SoC FPGA
Cyclone® V GT FPGA
Stratix® V GX FPGA
Cyclone® IV E FPGA
Cyclone® IV GX FPGA
Stratix® V GT FPGA
Cyclone® V GX FPGA
Stratix® V GS FPGA
Arria® V GZ FPGA
Arria® V SX SoC FPGA
Cyclone® V ST SoC FPGA
Arria® V ST SoC FPGA
Arria® V GX FPGA
Arria® V GT FPGA
Stratix® IV GX FPGA
Arria® II GZ FPGA
Arria® II GX FPGA
Stratix® IV GT FPGA
Cyclone® V E FPGA
Stratix® V E FPGA
Stratix® IV E FPGA
Cyclone® V SE SoC FPGA

1

추가적 도움이 필요하십니까?

지원팀 연락처

보증 제외

1

본 사이트의 모든 게시물 및 콘텐츠 사용은 Intel.com 이용 약관이 적용됩니다.

이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어서는 안 됩니다. 이 페이지의 영어 버전과 번역 사이에 모순이 있는 경우 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.