문서 ID: 000085691 콘텐츠 형태: 문제 해결 마지막 검토일: 2015-12-18

Cyclone® V 장치 핸드북: 알려진 문제

환경

BUILT IN - ARTICLE INTRO SECOND COMPONENT
설명

문제 338064: 볼륨 1, Cyclone® V 장치용 제8장 SEU 완화, 버전 2015.06.12

8-9페이지의 타이밍 섹션은 다음과 같습니다.

최소 32 클럭 주기 동안 CRC 계산 중에는 항상 CRC_ERROR 핀이 낮게 구동됩니다. 오류가 발생하면 EMR이 업데이트되거나 32클록 주기가 경과한 후 핀이 높게 구동됩니다. 따라서 CRC_ERROR 핀의 상승 가장자리에서 EMR의 내용을 검색할 수 있습니다. 핀은 현재 프레임을 읽은 후 최소 32 클럭 주기 동안 다시 낮게 구동될 때까지 높게 유지됩니다.

그러나 이것은 잘못된 것입니다. 다음과 같이 명시해야 합니다.

CRC 계산 중에는 항상 CRC_ERROR 핀이 낮게 구동됩니다. 오류가 발생하면 EDCRC 하드 블록은 EMR을 업데이트하는 데 32 클럭 주기가 걸리며, EMR이 업데이트되면 핀이 높게 구동됩니다. 따라서 CRC_ERROR 핀의 상승 가장자리에서 EMR의 내용을 검색할 수 있습니다. 핀은 현재 프레임을 읽은 후 32 클럭 주기 동안 다시 낮게 구동될 때까지 높은 상태를 유지합니다.

그림 8-6은 CRC 계산(최소 32 클럭 사이클)을 사용하지만 CRC 계산(32 클럭 주기)을 명시해야 합니다.

 

문제 132933: 볼륨1 장 8, Cyclone V 장치용 SEU 완화, 버전 2014.06.30

표 8-3이 변형 열에 Cyclone E를 잘못 보여줍니다. Cyclone V E를 표시해야 합니다.

 

문제 136679: Cyclone V 장치의 I/O 기능, 버전 2013.06.21

 

페이지 33에는 전용 클럭 핀에서 약한 풀업 저항기가 지원되지 않는다고 명시되어 있습니다.  이것은 잘못된 것이며, 약한 풀업 저항기는 전용 클럭 핀에서 지원됩니다.

 

문제 138112: Cyclone V 장치 데이터시트, 버전 1.3 2012.12.28

 

표 5-24는 Cyclone V 장치에 대한 프로그래밍 가능한 IOE 기능 및 설정을 보여줍니다. 사전 강조 기능 행은 값을 허용하기 위해 할당이 적용되었음을 나타냅니다. 0(활성화됨) 및 1(비활성화됨). 이 셀은 0(비활성화) 및 1(활성화)으로 업데이트되어야 합니다.

문제 156380: Cyclone V 장치의 클럭 네트워크 및 PLL, 버전 2013.05.06

자동 클럭 전환 사용 시 요구 사항에 대한 글머리 기호가 두 개 있는데, 첫 번째 글머리 기호가 올바르지 않습니다. 그것은 말한다:

"두 클럭 입력이 모두 실행 중이어야 합니다."

자동 클럭 전환의 목적은 클럭이 작동을 멈추면 클럭 사이를 전환하는 것입니다. 실제 요구 사항은 FPGA 구성될 때 두 클럭을 모두 실행해야 한다는 것입니다. 총알은 다음과 같이 말해야 합니다.

"FPGA 구성될 때 두 클럭 입력이 모두 실행되어야 합니다."

문제 140192: Cyclone V 장치의 I/O 기능: 버전 2013.6.21

표 5-10은 MuliVolt I/O 지원에서 VCCIO=2.5V가 지원되지 않을 때 3.3V 입력 신호가 지원되지 않음을 나타냅니다. 테이블이 올바르지 않으며 2.5V VCCIO가 3.3V 입력 신호를 지원할 수 있습니다.

문제 138311: Cyclone V 장치 데이터시트: 버전 3.4

표 51은 tCO 에 대한 값이 최대 4us임을 보여 주지만 이것이 잘못되었습니다. tCO의 최대 값은 4ns여야 합니다.

문제 110591: Cyclone V 장치 개요: 버전 2012.12.28

14페이지, 그림 7은 M385 핀 패키지를 사용할 수 있으며, 이는 오타이며 M386 핀 패키지로 업데이트됩니다.

문제 98650: 볼륨 1, 4장, Cyclone V 장치의 클럭 네트워크 및 PLL, 버전 2012.12.28

핸드북에는 현재 코너 분수 PLL을 제외한 모든 Cyclone V PLL에서 외부 피드백 모드가 지원됩니다. 잘못된 것입니다. 핸드북에는 스트립 분수 PLL을 제외한 모든 Cyclone V PLL에서 외부 피드백 모드가 지원된다는 것을 명시해야 합니다.

문제 92790: 볼륨 1, 5장, Cyclone V 장치의 I/O 기능, 버전 2012.12.28
 
표 5-15: Cyclone V E A7 F672 패키지용 모듈식 I/O 뱅크에는 다음 I/O 카운트가 있어야 합니다.
은행 6A = 48개의 I/O 핀 사용 가능
은행 5B = 32개의 I/O 핀 사용 가능

문제 92829: 볼륨 1, 5장, Cyclone V 장치의 I/O 기능, 버전 2012.12.28

표 5-23은 3.3V LVTTL I/O 표준에 대해 현재 강도 16, 8, 4 mA를 사용할 수 있음을 나타냅니다.  HPS에서는 8, 4mA만 지원됩니다.

해결 방법

해결된 문제:

문제 67593: 볼륨 1, 5장, Cyclone V 장치의 I/O 기능, 버전 2.0

VREF 핀을 암시하는 진술은 2012.12.28 버전에서 제거된 사용자 I/O 핀으로 사용할 수 있으며, VREF 핀에는 사용자 I/O 핀 기능이 없습니다.

문제 41653: Cyclone V 장치의 구성, 설계 보안 및 원격 시스템 업그레이드, 버전 1.1

AS(x1, x4) 모드용 Cyclone V 장치 구성 체계가 업데이트되어 AS 구성이 3.0 및 3.3V만 지원합니다.

문제 41653: Cyclone V 장치용 장치 인터페이스 및 통합 기본 사항, 버전 1.1

이 장은 장치 핸드북, 볼륨 1에 통합되었습니다.  활성 직렬 구성은 3.0 및 3.3V VCCPGM에 대해서만 지원을 표시하도록 업데이트되었으며, 1.8V는 지원되지 않습니다.

문제 30381: 볼륨 2, 5장, Cyclone V 장치의 I/O 기능, 버전 1.1

표 5-3은3.3-V LVCMOS I/O 표준이 2mA 전류 강도만 지원함을 보여주기 위해 업데이트되었습니다.

관련 제품

이 문서는 다음 항목에 적용됩니다. 7 제품

Cyclone® V SX SoC FPGA
Cyclone® V GT FPGA
Cyclone® V GX FPGA
Cyclone® V ST SoC FPGA
Cyclone® V E FPGA
Cyclone® V SE SoC FPGA
Cyclone® V FPGA 및 SoC FPGA

이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.