문서 ID: 000085733 콘텐츠 형태: 오류 메시지 마지막 검토일: 2015-08-31

경고(205007): IBIS 출력 파일의 핀 이름을 "IBIS 핀 이름"으로 잘라 IBIS 3.2/4.0/4.1 표준을 준수합니다.

환경

  • 인텔® Quartus® II 구독 에디션
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    설명

    버전 4.1 이전의 IBIS 사양은 signal_name 열의 길이를 20자 이하로 제한합니다.  FPGA deisgn에 20자 이상의 최상위 포트 이름이 있는 경우 Quartus® II 소프트웨어는 포트 이름을 20자 제한과 일치하도록 잘라야 합니다.

    해결 방법

    Arria® V, Stratix® V 및 Cyclone® V 장치의 경우 Quartus II 소프트웨어는 signal_name 열에 40자 제한이 있는 IBIS 사양의 최신 4.2 및 5.0 버전까지 IBIS 모델의 세대를 지원합니다.

    Stratix V 장치의 경우 할당 메뉴에서 사용할 수 있는 설정 대화 상자에서 EDA 도구 설정: 보드 레벨 범주를 선택하여 IBIS 버전을 선택할 수 있습니다.

    Arria V 및 Cyclone V 장치의 경우 할당을 Quartus 설정(.qsf) 파일에 수동으로 추가해야 합니다.
    할당은 다음과 입니다.

    set_global_assignment -name EDA_IBIS_SPECIFICATION_VERSION -section_id eda_board_design_signal_integrity

    버전은 버전 4.2 지원의 경우 4P2, 버전 5.0 지원의 경우 5P0으로 설정될 수 있습니다.

     

    관련 자료

    관련 제품

    이 문서는 다음 항목에 적용됩니다. 14 제품

    Arria® V GX FPGA
    Cyclone® V GT FPGA
    Arria® V GT FPGA
    Arria® V GZ FPGA
    Cyclone® V E FPGA
    Cyclone® V GX FPGA
    Arria® V ST SoC FPGA
    Cyclone® V SE SoC FPGA
    Cyclone® V ST SoC FPGA
    Cyclone® V SX SoC FPGA
    Stratix® V E FPGA
    Stratix® V GS FPGA
    Stratix® V GT FPGA
    Stratix® V GX FPGA

    추가적 도움이 필요하십니까?

    지원팀 연락처

    보증 제외

    1

    본 사이트의 모든 게시물 및 콘텐츠 사용은 Intel.com 이용 약관이 적용됩니다.

    이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.