문서 ID: 000085735 콘텐츠 형태: 문제 해결 마지막 검토일: 2015-01-20

VREF*_HPS 핀에서 전압이 예상보다 높은 이유는 무엇입니까?

환경

BUILT IN - ARTICLE INTRO SECOND COMPONENT
설명

Preloader 소프트웨어가 구성하기 전에 ARRIA® V 및 Cyclone® V SoC 장치의 HPS 섹션 내 VREF 핀이 약한 풀업으로 구성됩니다.

VREF에 사용되는 레귤레이터가 전류를 공급할 수 있는 기능만 가지고 있지만 전류를 가라앉힐 수 없는 경우 VREF 핀의 전압이 증가하여 외부 메모리 컨트롤러에 대한 교정 시퀀스가 실패할 수 있습니다.

해결 방법 VREF에 전원을 공급하는 데 사용되는 레귤레이터가 전류를 가라앉히고 소스할 수 있는 기능을 갖추고 있는지 확인하십시오.

관련 제품

이 문서는 다음 항목에 적용됩니다. 5 제품

Cyclone® V SE SoC FPGA
Arria® V ST SoC FPGA
Arria® V SX SoC FPGA
Cyclone® V ST SoC FPGA
Cyclone® V SX SoC FPGA

이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.