문서 ID: 000085771 콘텐츠 형태: 문제 해결 마지막 검토일: 2012-12-20

트랜시버 재구성 컨트롤러 IP 코어가 av_reconfig_pma_testbus_clk 신호에서 최소 펄스 폭을 실패합니다.

환경

  • 인텔® Quartus® II 구독 에디션
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    설명 이것은 알려진 문제이며 향후 Quartus® II 릴리스에서 수정될 것입니다.
    해결 방법

    이 제약 조건을 사용하여 외부 SDC 제약 조건을 만들고 Quartus II 프로젝트를 다시 컴파일합니다.

    create_generated_clock -name {av_reconfig_pma_testbus_clk}
    -source [get_pins -compatibility_mode {*|basic|a5|reg_init[0]|clk}]
    -divide_by 2 [get_registers {*av_xcvr_reconfig_basic:a5|*alt_xcvr_arbiter:pif*|*grant*}]

    관련 제품

    이 문서는 다음 항목에 적용됩니다. 1 제품

    Cyclone® V GT FPGA

    추가적 도움이 필요하십니까?

    지원팀 연락처

    보증 제외

    1

    본 사이트의 모든 게시물 및 콘텐츠 사용은 Intel.com 이용 약관이 적용됩니다.

    이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.