문서 ID: 000085782 콘텐츠 형태: 문제 해결 마지막 검토일: 2016-01-06

V-시리즈 Avalon-MM DMA 디스크립터 컨트롤러가 프로그래밍한 새 기준 주소를 사용하지 않는 이유는 무엇입니까?

환경

  • 인텔® Quartus® II 구독 에디션
  • PCI Express*
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    설명

    RC 읽기 상태, 설명자 기준, RC 쓰기 상태 및 설명자 기준 주소를 업데이트하면 설명자 컨트롤러는 RD/WR_TABLE_SIZE에 지정된 모든 설명자가 소진될 때까지 새 주소를 사용하지 않습니다.

    해결 방법

    설명자 기준 주소를 변경하려면 RD/WR_TABLE_SIZE에 지정된 모든 설명자가 소진되었거나 테이블 크기를 업데이트해야 합니다.

    관련 제품

    이 문서는 다음 항목에 적용됩니다. 14 제품

    Cyclone® V SX SoC FPGA
    Cyclone® V GT FPGA
    Stratix® V GX FPGA
    Stratix® V GT FPGA
    Cyclone® V GX FPGA
    Stratix® V GS FPGA
    Arria® V SX SoC FPGA
    Cyclone® V ST SoC FPGA
    Arria® V ST SoC FPGA
    Arria® V GZ FPGA
    Arria® V GX FPGA
    Arria® V GT FPGA
    Stratix® V E FPGA
    Cyclone® V SE SoC FPGA

    추가적 도움이 필요하십니까?

    지원팀 연락처

    보증 제외

    1

    본 사이트의 모든 게시물 및 콘텐츠 사용은 Intel.com 이용 약관이 적용됩니다.

    이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.