설명
Quartus® II 소프트웨어 버전 12.0 이상에서 문제가 발생하면 다음 VHDL 구성이 있을 때 범위의 오른쪽 경계가 일정해야 한다는 경고나 오류가 발생할 수 있습니다.
for J in 0 to loop
end loop;이 VHDL 구성은 Quartus II 통합 합성에서 지원되지 않으며 잘못된 합성 로직이 발생할 수 있습니다.
해결 방법
이 문제를 방지하려면 Quartus II 소프트웨어가 경고 또는 오류를 제공하지 않더라도 이 구성을 사용하지 마십시오.
이 구성은 Quartus II 소프트웨어 버전 12.1 SP1로 시작하는 적절한 메시지를 생성합니다.