문서 ID: 000085834 콘텐츠 형태: 오류 메시지 마지막 검토일: 2013-11-19

중요 경고: *_p0_pin_map.tcl: 핀에 대한 PLL 클럭을 찾지 못했습니다 *:s0|*:sequencer_scc_mgr_inst|scc_state_curr. STATE_SCC_IDLE

환경

BUILT IN - ARTICLE INTRO SECOND COMPONENT
설명

다음 과제와 함께 UniPHY로 DDR3 컨트롤러를 컴파일하면 이 중요한 경고 메시지가 표시됩니다. 이 경우 Quartus® II 소프트웨어는 pll_config_clock 찾을 수 없습니다.

set_global_assignment -name EXTRACT_VERILOG_STATE_MACHINES OFF

Quartus II 소프트웨어는 *:s0|*:sequencer_scc_mgr_inst|scc_state_curr 찾습니다. STATE_SCC_IDLE pll_config_clock 검색합니다.

상태 머신 생성을 불가하면 상태가 사라집니다. 따라서 Quartus® II 소프트웨어는 시계를 찾을 수 없습니다.

해결 방법

이 문제는 인텔® Quartus® Prime Edition 소프트웨어 버전 13.1에서 해결되었습니다.

관련 제품

이 문서는 다음 항목에 적용됩니다. 11 제품

Arria® V GT FPGA
Arria® V GX FPGA
Arria® V SX SoC FPGA
Stratix® V E FPGA
Stratix® V GX FPGA
Stratix® V GT FPGA
Stratix® V GS FPGA
Stratix® IV E FPGA
Stratix® IV GX FPGA
Stratix® IV GT FPGA
Arria® V ST SoC FPGA

추가적 도움이 필요하십니까?

지원팀 연락처

보증 제외

1

본 사이트의 모든 게시물 및 콘텐츠 사용은 Intel.com 이용 약관이 적용됩니다.

이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.