문서 ID: 000085865 콘텐츠 형태: 문제 해결 마지막 검토일: 2014-02-13

UniPHY 외부 메모리 인터페이스 IP에서 지원하는 최소 메모리 클럭 주파수는 무엇입니까?

환경

BUILT IN - ARTICLE INTRO SECOND COMPONENT
설명

최소 주파수는 관련 JEDEC® 표준 또는 외부 메모리 인터페이스 IP를 구현하는 데 사용되는 FPGA 장치의 구성 요소 기능에 의해 정의됩니다.

너무 낮은 주파수 값이 UniPHY IP PHY 설정 탭 -> 메모리 클럭 주파수에 입력되면 빨간색으로 표시됩니다. 다음 오류 메시지는 지원되는 가장 낮은 주파수를 나타내는 IP 메시지 창에 표시됩니다.

오류: 지정된 메모리 클럭 주파수가 DDR 사양에 정의된 최소값보다 낮습니다. 300MHz보다 크거나 동일한 주파수를 선택하십시오.

모든 장치 및 메모리 프로토콜 구성에 대해 지원되는 최대 주파수의 추정치를 얻으려면 외부 메모리 인터페이스 사양 추정 도구 를 사용하십시오.

관련 제품

이 문서는 다음 항목에 적용됩니다. 21 제품

Cyclone® V GT FPGA
Stratix® V GX FPGA
Cyclone® V GX FPGA
Stratix® V GS FPGA
Arria® V GZ FPGA
Arria® V GX FPGA
Stratix® V GT FPGA
Arria® V GT FPGA
Stratix® III FPGA
Stratix® IV GX FPGA
Arria® II GX FPGA
Arria® II GZ FPGA
Stratix® IV GT FPGA
Cyclone® V E FPGA
Stratix® V E FPGA
Cyclone® V SX SoC FPGA
Cyclone® V ST SoC FPGA
Cyclone® V SE SoC FPGA
Arria® V SX SoC FPGA
Arria® V ST SoC FPGA
Stratix® IV E FPGA

1

추가적 도움이 필요하십니까?

지원팀 연락처

보증 제외

1

본 사이트의 모든 게시물 및 콘텐츠 사용은 Intel.com 이용 약관이 적용됩니다.

이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어서는 안 됩니다. 이 페이지의 영어 버전과 번역 사이에 모순이 있는 경우 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.