문서 ID: 000085875 콘텐츠 형태: 문제 해결 마지막 검토일: 2021-07-20

듀얼 포트 RAM 인텔® FPGA IP 시뮬레이션에 쓰기 중 읽기 동작이 잘못된 이유는 무엇입니까?

환경

    인텔® Quartus® Prime Pro Edition
BUILT IN - ARTICLE INTRO SECOND COMPONENT
설명

인텔® Quartus® Prime Pro Edition 소프트웨어의 문제로 인해 새 데이터가 예상되는 경우 읽기-쓰기 작업에 대한 오래된 데이터 동작이 잘못 표시될 수 있습니다.

이 문제는 듀얼 포트 RAM 인텔® FPGA IP 대한 시뮬레이션 동작에만 영향을 미치며, 인텔® Stratix® 10개 장치 및 인텔 Agilex® 장치에 대한 다음 구성이 있습니다.

  • RAM 블록 유형은 MLAB입니다.
  • 읽기 주소가 등록되지 않았습니다.
해결 방법

이 문제는 인텔® Quartus® Prime Pro Edition 소프트웨어 버전 21.3부터 해결됩니다.

관련 제품

이 문서는 다음 항목에 적용됩니다. 2 제품

인텔® Stratix® 10 FPGA 및 SoC FPGA
인텔® Agilex™ FPGAs 및 SoC FPGAs

1

추가적 도움이 필요하십니까?

지원팀 연락처

보증 제외

1

본 사이트의 모든 게시물 및 콘텐츠 사용은 Intel.com 이용 약관이 적용됩니다.

이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.