클럭이 1 신호를 활성화할 때 단순 듀얼 포트 RAM에서 잘못된 읽기 데이터를 얻는 이유는 무엇입니까?

인텔® Quartus® Prime Pro Edition 소프트웨어 버전 19.3 이상에서 문제가 발생하여 인텔 Agilex® 7 FPGA M20K 간단한 듀얼 포트 RAM 읽기 데이터는 다음과 같이 구성할 때 잘못되었을 수 있습니다.

포트:

clocken1이 반전됨

매개 변수:

altera_syncram_component.intended_device_family = "Agilex"
altera_syncram_component.operation_mode = "DUAL_PORT"
altera_syncram_component.ram_block_type = "M20K"
altera_syncram_component.clock_enable_input_b = "BYPASS"
altera_syncram_component.clock_enable_output_b = "NORMAL"
altera_syncram_component.address_reg_b = "CLOCK1"
altera_syncram_component.outdata_reg_b = "CLOCK1"

이 문제를 해결하려면 해당 패치를 다운로드하고 설치하십시오.

인텔® Quartus® Prime Pro Edition 소프트웨어 v20.4용 다음 패치 0.31을 다운로드하고 설치합니다.

• 인텔 Quartus Prime Pro Edition 소프트웨어 v20.4 솔루션 패치 0.31(.exe)
• Linux용 인텔 Quartus Prime Pro Edition 소프트웨어 v20.4 솔루션 패치 0.31(.run)
• 인텔 Quartus Prime Pro Edition 소프트웨어 v20.4 솔루션 패치 0.31(.txt)에 대한 Readme

인텔 Quartus Prime Pro Edition 소프트웨어 v21.1용 다음 패치 0.02를 다운로드하고 설치합니다.

• windows용 인텔® Quartus® Prime Pro Edition 소프트웨어 v21.1 솔루션 패치 0.02(.exe)
• Linux용 인텔® Quartus® Prime Pro Edition 소프트웨어 v21.1 솔루션 패치 0.02(.run)
• 인텔® Quartus® Prime Pro Edition 소프트웨어 v21.1 솔루션 패치 0.02(.txt)에 대한 Readme

이 문제는 인텔 Quartus Prime Pro Edition 소프트웨어 v21.2부터 해결됩니다.