문서 ID: 000085890 콘텐츠 형태: 문제 해결 마지막 검토일: 2012-09-11

sdc 파일의 board_skew 매개변수를 변경하는 것이 DDR, DDR2, DDR3 고성능 컨트롤러 또는 Altmemphy Megafunction에 대한 읽기 캡처 및 쓰기 타이밍 여백에 영향을 미치지 않는 이유는 무엇입니까?

환경

BUILT IN - ARTICLE INTRO SECOND COMPONENT
설명

보드 왜곡 번호를 sdc 파일에서만 변경한다고 해서 읽기 캡처 및 쓰기 여백이 변경되지는 않습니다. 마진 계산에서 고려하려면 기울이기 번호에 대한 _report_timing.tcl 파일의 보드 기울이기 값을 변경해야 합니다.

Altera 매크로 타이밍 방법론을 사용하여 읽기 캡처, 쓰기 여백을 계산합니다.  이 숫자는 _report_timing.tcl 파일에 기록된 읽기 및 쓰기 캡처 방정식에서 메모리 사전 설정 값, 보드 왜곡 값 및 특징적인 tccs, tsw 값을 대체하여 계산됩니다 .  DDR 타이밍 마진 Quartus를 보고하려면® II 소프트웨어는 이 tcl 파일을 소스로 제공합니다. 를 참조하십시오. AN 438: Stratix IV, Stratix III, Arria II GX 및 Cyclone III 장치(PDF)에서 외부 메모리 인터페이스에 대한 타이밍 제한 및 분석타이밍 분석에 대한 자세한 내용을 확인하십시오.

업데이트된 기울이기 숫자로 타이밍 분석을 수행하려면 항상 DDR, DDR2, DDR3 고성능 컨트롤러 코어 및 Altmemphy Megafunction을 새로운 왜곡 번호로 재생성해야 합니다.

관련 제품

이 문서는 다음 항목에 적용됩니다. 6 제품

Stratix® IV GT FPGA
Stratix® IV GX FPGA
Stratix® IV E FPGA
Cyclone® III FPGA
Stratix® III FPGA
Arria® II GX FPGA

추가적 도움이 필요하십니까?

지원팀 연락처

보증 제외

1

본 사이트의 모든 게시물 및 콘텐츠 사용은 Intel.com 이용 약관이 적용됩니다.

이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.