문서 ID: 000085915 콘텐츠 형태: 문제 해결 마지막 검토일: 2015-01-01

HPS SDRAM 컨트롤러의 기본 Local-to-Memory 주소 매핑은 무엇입니까?

환경

  • 인텔® Quartus® II 구독 에디션
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    설명

    기본적으로 HPS SDRAM 컨트롤러 사용 시 로컬-메모리 주소 매핑 옵션은 CHIP-ROW-BANK-COL입니다. EMIF 핸드북의 4장 기능 설명 - HPS 메모리 컨트롤러에 설명된 칩 선택 인터리브 없는 뱅크 인터리브 옵션입니다.

    해결 방법

    기본적으로 HPS SDRAM 컨트롤러 사용 시 로컬-메모리 주소 매핑 옵션은 CHIP-ROW-BANK-COL입니다.

    관련 제품

    이 문서는 다음 항목에 적용됩니다. 4 제품

    Cyclone® V FPGA 및 SoC FPGA
    Arria® V GX FPGA
    Cyclone® V GX FPGA
    Arria® V FPGA 및 SoC FPGA

    추가적 도움이 필요하십니까?

    지원팀 연락처

    보증 제외

    1

    본 사이트의 모든 게시물 및 콘텐츠 사용은 Intel.com 이용 약관이 적용됩니다.

    이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.