문서 ID: 000085925 콘텐츠 형태: 문제 해결 마지막 검토일: 2017-03-15

인텔® ARRIA® 10 FPGA EMIF MMR 인터페이스에 추가 읽기 데이터 유효한 어설션이 표시되는 이유는 무엇입니까?

환경

  • 인텔® Quartus® II 구독 에디션
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    설명

    인텔® Arria® 10 FPGA 메모리 컨트롤러 인텔® FPGA IP MMR 인터페이스가 활성화되어 있는 경우 읽기 명령이 발행되지 않은 경우에도 mmr_readdatavalid 신호가 가끔 씩 씩씩하게 나타납니다.

     

    mmr_readdatavalid 어설션은 메모리 컨트롤러의 내부 읽기 명령에서 비롯되며 Avalon® 호스트 인터페이스가 잘못된 읽기 데이터를 캡처할 수 있습니다.

    해결 방법

    Avalon 호스트 인터페이스는 다음 요구 사항에 따라 mmr_readdatavalid 만 수락해야 합니다.

    • mmr_readdatavalid MMR 레지스터 ecc1, ecc2, ecc3, ecc4에 읽기 요청을 발행한 후 한 주기를 반환합니다.
    • mmr_readdatavalid ecc1, ecc2, ecc3, ecc4를 제외한 다른 모든 MMR 레지스터에 읽기 요청을 발행한 후 3주기를 반환합니다.

    예: Avalon 호스트 인터페이스는 ecc1 등록을 위한 읽기 요청을 보낸 후에만 mmr_readdatavalid 1 클럭 주기를 수락해야 합니다( 신호 mmr_waitrequest가 낮음).

    관련 제품

    이 문서는 다음 항목에 적용됩니다. 3 제품

    인텔® Arria® 10 GX FPGA
    인텔® Arria® 10 GT FPGA
    인텔® Arria® 10 SX SoC FPGA

    이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.