문서 ID: 000085929 콘텐츠 형태: 문제 해결 마지막 검토일: 2012-09-11

보상 불가 모드에서 Stratix 빠른 PLL을 사용할 때 알려진 문제가 있습니까?

환경

BUILT IN - ARTICLE INTRO SECOND COMPONENT
설명 Quartus II 버전 4.0 이전의 보상 없음 모드에서 Fast PLL을 사용하는 경우 컴파일러가 PLL에서 출력 클럭을 잘못 이동하여 클럭 네트워크 지연을 보상합니다. 이 모드에서 지연 보상이 없어야 하며 잘못된 동작입니다. 이 문제는 Quartus II v4.0 SP1에서 해결되었습니다. 다른 Stratix 제품군 장치로 마이그레이션할 때 일관된 tSU/tCO 번호를 확인하려면 4.0 SP1을 사용하십시오. Quartus II 4.0 SP1로 업그레이드한 후 동일한 타이밍 관계를 유지하려면 PLL의 위상 이동 기능을 사용하여 클럭 가장자리를 원래 위치로 다시 이동하십시오. 또한 4.0 SP1 이전 버전에서 SP1 tSU/tCO 시간을 얻기 위해 이 기술을 사용할 수도 있습니다.

관련 제품

이 문서는 다음 항목에 적용됩니다. 1 제품

Stratix® FPGA

추가적 도움이 필요하십니까?

지원팀 연락처

보증 제외

1

본 사이트의 모든 게시물 및 콘텐츠 사용은 Intel.com 이용 약관이 적용됩니다.

이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.